AMD Phenom

Lunedì prossimo, salvo ritardi, Amd annuncerà la nuova famiglia di processori denominati Phenom basati sull'architettura K10 ossia l'architettura K8 dotata di una serie di migliorie. Vediamo le principali:

Fetch Unit
La fetch unit è in grado di gestire 32 byte (256 bit) di dati per ciclo di clock dalla cache delle istruzioni L1 - il doppio rispetto alle CPU basate sull'architettura K8 e lo stesso valore rispetto alle cpu Core 2 Duo di Intel.

Datapath a 128 bit
Nelle precedenti CPU K8 il datapath era di 64 bit e questo si rivelava un problema per le istruzioni SSE poichè i registri SSE (XMM) sono di 128 bit. Di conseguenza quando veniva eseguita una istruzione che operava su dati a 128 bit, questa veniva spezzata in 2 istruzioni da 64 bit. Il nuovo datapath a 128 bit rende quindi l'architettura K10 più veloce nel processare istruzioni SSE che utilizzano dati a 128 bit. le Cpu Intel Core 2 Duo sono basate su un datapath a 128 bit mentre quelle basate sull'architettura Netburst (Pentium 4 e Pentium D) hanno un datapath a 64 bit. Questo nuovo datapath viene definito da Amd "AMD Wide Floating Point Accelerator".

Cache L3
Premessa: la cache è quella memoria ad alta velocità integrata nei processori con lo scopo di contenere i dati maggiormente utilizzati. Se i dati di cui necessita la CPU non sono nella cache allora questi vengono ricercati nella RAM ad una velocità minore poichè l’accesso ad essa viene fatto con una frequenza inferiore a quella della CPU. Per esempio una cpu AMD a 3Ghz è in grado di accedere ai dati della cache con una frequenza di 3Ghz mentre accede ai dati in RAM con una frequenza di 800Mhz o meno(se si usano DDR2 ad 800Mhz).
I Pentium D e gli AMD dual core basati su architettura K8 utilizzano una cache L2 per ogni core. I processori Intel dual core, al contrario, sfruttano una cache di tipo L2 condivisa tra i core.
Intel afferma che una cache condivisa rappresenta un approccio migliore rispetto a quella separata poichè in quest’ ultima, si potrebbe verificare la situazione in cui un core non ha più spazio nella cache per memorizzare i dati di cui necessita mentre l’altro dispone di parti non utilizzate della propria.
In questo caso il primo core è costretto ad accedere alla RAM per prelevare i dati, cosa che potrebbe essere evitata se potesse utilizzare la cache libera dell’altro core.
Quindi in un Core 2 Duo con 4 Mbyte di cache L2, un core potrebbe usare 3,5 Mbyte e l’altro 512 kbyte (0,5 Mbyte) in contrasto con l’utilizzo 50% - 50% di altre cpu dual core.
Nel caso delle cpu quad core Intel come i Core 2 Extreme QX e i Core 2 Quad, vengono utilizzate 2 cpu dual core e questo significa che la cache viene condivisa tra i core 1 e 2 da una parte e 3 e 4 dall’altra.
L’architettura K10 aggiunge all’interno della cpu, oltre alla cache L1 e L2, una cache L3 condivisa la cui dimensione dipende dal modello della CPU. Amd chiama questo approccio “Balanced Smart Cache”.
La cache L1 invece rimane invariata: 64 kbyte per le istruzioni e 64 Kbyte per i dati il tutto per ciascun core.

Controller della memoria indipendente L3
Maggiore è il numero di dati che la cpu è in grado di prelevare dalla RAM per ogni ciclo di clock più il sistema risulta veloce. Poichè la CPU è notevolmente più veloce della RAM è fondamentale minimizzare il numero di accessi nei confronti di quest’ultima. Una soluzione può essere quella di caricare una quantità elevata di dati in una sola volta.
Attualmente i moduli di memoria sono componenti a 64 bit e i costruttori di chipset anzichè sviluppare moduli da 128 bit hanno preferito ripiegare sulla tecnologia dual channel. Nell’ approccio dual channel è possibile accedere contemporaneamente a 2 moduli di memoria a 64 bit simulando quindi un accesso ad un blocco da 128 bit di dati. In poche parole si ha un raddoppio del transfer rate.
Il problema della tecnologia dual channel è che il secondo dato a 64 bit prelevato assieme al primo deve necessariamente proviene dall’indirizzo di memoria successivo. Per esempio, se la CPU richiede il dato A memorizzato nell’indirizzo 1, il controller della memoria caricherà automaticamente il dato A e il dato B proveniente dall’indirizzo 2. Se la CPU non ha bisogno del dato B questo verrà scartato e in questo caso si avrà avuto un accesso a solo 64 bit di informazioni anzichè 128.
Il controller della memoria nell’architettura K10 è invece in grado di caricare dati senza alcun vincolo di indirizzo. Questa indipendenza aumenterà le prestazioni della CPU evitando sprechi come avveniva nella modalità dual channel. Questa modalità viene definita da Amd “AMD Memory Optimizer Technology”.

Risparmio energetico
La maggior parte delle nuove funzionalità introdotte da Amd riguardano il risparmio energetico e questo si traduce in una minore produzione di calore. Vediamole in dettaglio:

Independent Dynamic Core Technology: consente ad ogni core di lavorare con un clock differente. Il voltaggio dei core, ad ogni modo, è condiviso e sarà pari al voltaggio del core che lavora alla frequenza più alta.

CoolCore Technology: consente alla CPU di spegnere parti di essa che non sono in uso.

Dual Dynamic Power Management (DDPM): conosciuta come “split-plane”, questa tecnologia consente alla CPU e al controller della memoria (integrato nella CPU) di utilizzare sorgenti di alimentazione differenti - per esempio il voltaggio. Questa tecnologia ha 2 aspetti molto importanti:
il controller della memoria sarà in grado di lavorare a frequenze molto alte, solitamente 200 Mhz oltre la frequenza standard
la CPU potrà entrare in uno stato di risparmio energetico riducendo il proprio voltaggio senza intaccare le prestazioni del controller della memoria il quale sarà libero di operare alla massima velocità.
Nel caso di schede madri prive di alimentazioni separate per CPU e controller della memoria, la CPU si comporterà come nell’architettura K8 ossia sfruttando l’unica alimentazione disponibile anche per il controller della memoria.

HyperTransport 3.0: le CPU Desktop utilizzeranno questa nuova caratteristica al posto dell’ HyperTransport 1.x (le CPU server usarenno l’HT3 solamente in futuro). Qui i benefici sono sostanzialmente 2: da un lato un transfer rate più elevato per accedere alle periferiche (fino a 10.400 MB/s mentre nell’architettura K8 questo valore era di massimo 4.000 MB/s) e dall’altro un vantaggio nel risparmio energetico poichè l’HT3 consente alla CPU di variare il clock dell’HyperTransport e anche l’ampiezza (per esempio il numero di bit trasferiti per ogni ciclo di clock). Per esempio, se la CPU ritiene che 10.400 MB/s sono troppi per il tipo di lavoro che sta svolgendo, può ridurre il clock dell’HyperTransport (e l’ampiezza) ad un valore più idoneo. Frequenza più bassa e un numero minore di bit si traducono in un minore consumo. Poichè l’HT3 è retrocompatibile con l’HT1, le CPU K10 possono essere installate anche su vecchie schede madri ma in questo caso l’HyperTransport lavorerà ad una frequenza più bassa.

Per ora è tutto. Spero nei prossimi giorni di poter inserire altre informazioni e soprattutto qualche benchmark a seguito dell'uscita ufficiale

Bellissimo articolo.Sembrano molto interessanti come processori,anche se non essendo molto esperto devo avere davanti in benck

Come sempre un'ottima recensione Rakkan Attendiamo con ansia i bench per la scelta della futura cpu... ma amd speriamo recuperi il divario da intel...

A presto un saluto a tutti...

Markosoft ha scritto:Come sempre un'ottima recensione Rakkan Attendiamo con ansia i bench per la scelta della futura cpu... ma amd speriamo recuperi il divario da intel...

A presto un saluto a tutti...

Purtroppo, almeno per il momento, il divario non è stato colmato!
Phenom è stato presentato oggi e dai primi bench le prestazioni non sono al top. Le nuove CPU Amd si collocano addirittura sotto l' Amd X2 6400+, nelle applicazioni che non sfruttano più core (solitamente i giochi), e tra i Core 2 Duo e i Quad Intel nelle applicazioni multi-core (solitamente applicazioni). C'è però da dire che i prezzi sono molto competitivi. Si parla di 169 iva compresa per la CPU Phenom 9500 e 190 euro iva inclusa per il 9600. Probabilmente K10 è un'architettura ancora immatura e nel tempo migliorerà. La CPU Phenom 9700, attesa al lancio, non è stata presentata per un bug individuato all'ultimo momento e il lancio è slittato ad inizio 2008. Certo la presentazione di Amd non è stata delle migliori e le brutte figure ci sono state ma io spero vivamente che queste CPU possano dare del filo da torcere ad Intel in modo che i prezzi possano crollare da entrambe le parti. In assenza di concorrenza invece, Intel farebbe da padrone e potrebbe vendere tranquillamenti a prezzi ben più alti rispetto a quelli cui ci ha abituato ultimamente.
Per ora vi lascio qualche link per i benchmark e spero di tornare a breve sul discorso con qualche novità.

Tom's Hardware: Phenom 9700, AMD's 1st Quad-Core CPU
http://www.tomshw.it/cpu.php?guide=20071120&page=amd_phenom_9500_9600_9700-23

AnandTech: AMD's Phenom Unveiled: A Somber Farewell to K8
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=3153&p=1

Enthusiast.Hardocp.com: AMD Phenom & Spider vs Intel QX9770
http://enthusiast.hardocp.com/article.html?art=MTQyMiwxLCxoZW50aHVzaWFzdA==

Hexus.net: When quad-cores collide: AMD Phenom vs Intel Core 2 Quad
http://www.hexus.net/content/item.php?item=10427